3. JFET / Device Physics

이번 글에서는 JFET에 관해서 포스팅하겠습니다.

JFET은 MOSFET이 나오기 전에 개발된 Transistor입니다. 이를 MOSFET 카테고리에서 다루는 이유는 JFET의 동작을 이해하는 것이 MOSFET의 동작을 이해하는데 도움이 되기 때문입니다.

1. JFET이란?

<JFET의 구조>

JFET은 Junction Field Effect Transistor의 약자입니다. 구조는 위의 그림에서 확인할 수 있습니다.

Gate전극은 P+ 타입의 반도체와 연결되어 있습니다. 그 밑에는 N 타입의 반도체와 Junction이 되어 있고 그 밑으로는 P+ 반도체 타입과 또 한번 Junction이 이루어져있습니다.  위의 그림에서 빨간색 점선으로 표현한 영역은 바로 P+와 N타입의 반도체 사이에서 발생하는 Depletion Region을 표현하고 있습니다. 빨간색 실선으로 표현한 영역은 Electron의 이동영역을 나타냅니다. 

N타입 반도체이기 때문에 그곳에는 Electron이 가득합니다. 즉, 어떤 전압을 가하지 않아도 Electron이 가득한 Channel이 만들어진 상태입니다. 이 Channel을 이용해서 Source에서 Electron을 공급하여 Drain까지 보내는 동작을 목표로 합니다. 이 동작을 위해서는 Source와 Drain 사이에 특정한 전압을 가해서 정전기적인 힘을 이용하여 Electron을 끌고 가야겠지요. 그리고 Depletion Region을 이용하여 Source에서 들어온 Electron이 Gate나 아래쪽 부분으로 leak되는 것을 방지해서 오로지 Source에서 Drain으로 이동할 수 있게 돕습니다.

하지만 이런 JFET도 태생적 한계때문에 생각보다 좋은 성능을 발휘하지 않습니다.  PN Junction으로 Leak를 막기 때문에 Oxide에 비해 불완전한 성능을 보여, MOSFET보다 Gate로의 Leakage Current가 더 많습니다. 또한, Gate에 어떠한 전압을 가하지 않아도 N타입 반도체에 Channel이 형성되어있는 상태입니다. Drain에 전압이 조금이라도 들어가있다면, 바로 전류가 흐르게 되죠. 즉, Gate에 전압을 가하지 않아도 항상 Channel이 형성되어있는 Normally-On 동작을 하는 Transistor입니다. 사람들은 보통 전원을 넣으면 동작하는 것들에 익숙해져있는데, 그런 것들을 생각했을 때는 효율적이지 않은 소자라 할 수 있습니다.

<JFET의 전류특성 : Vg에 Reverse Bias를 가하면 Channel Width가 줄어들며 Conductivity가 감소한다. 반면에 Vg=0일 때 이미 전류가 흐르고 있다. Normally on Transistor>

MOSFET과 비교했을 때 JFET의 장점은 Channel의 Mobility에 있다고 볼 수 있습니다. MOSFET 같은 경우에는 SiO2와 Si의 Interface에서 Lattice Mismatch로 인한 Surface Scattering이 발생하게 됩니다. 그래서 Carrier의 Mobility에 악영향을 끼치게 됩니다. 하지만 JFET은 다른 타입의 Si이 서로 결합한 상태이므로 물질간의 Lattic Mismatch가 발생하지 않아 Surface에 Scattering이 없는 상태입니다. 따라서, Surface Scattering이 없는 JFET이 Carrier의 Mobility에 있어서는 MOSFET에 비해 좋은 성능을 발휘합니다. 

2. JFET의 Pinch-off and Saturation

①Linear Region

 

<JFET - Linear Region>

Gate에 전압을 가하지 않았을 때, JFET의 형태와 I-V Characteristic을 표현한 모양입니다.

PN Junction으로 만들어지고 파란색 실선으로 표현된 Depletion Region이 Electron이 Gate와 Body로 Leak되는 것을 막고 있는 상태입니다. 이 상태에서 Drain에 전압을 인가하니 그냥 평범한 저항체를 흐르는 전류와 같은 상태가 되죠. V = IR같은 느낌이라는 것을 직관적으로 알 수 있고, 따라서 전류는 전압에 비례해 증가하는 상태가 됩니다. 이것이 I-V Characteristic에 표현된 Linear Region입니다.

② Near Pinch-off

 

 

Drain에 (+) 전압이 점점 증가하는 상황의 Pinch-off 근처 모습을 보여주고 있습니다. 

Source와 Drain은 N형 반도체로 만들어져있습니다. N형 반도체에 (+) 전압을 가한다는 것은 PN Junction에서 Reverse Bias를 가하는 것과 동일한 이야기가 됩니다. 즉, Drain쪽에는 Reverse Bias가 가해지기 때문에 Drain쪽의 Depletion이 조금씩 증가하는 상황이 됩니다. Drain쪽 Channel의 저항이 증가하는 형태가 되기 때문에, V=IR 관점에서 보았을 때 전압을 줄어들 수가 밖에 없습니다. 그래서 Linear하게 증가하던 Drain Current가 Linear한 증가형태에서 벗어나게 됩니다.

③ Pinch-off

 

<Pinch-Off>

Drain의 전압이 더욱 더 높아져서, 결국에는 Drain쪽 Channel이 Depletion 영역으로 완전히 다 변해버리게 됩니다. 이를 Pinch-off 현상이라고 합니다. 

Channel이 다 없어진다는 것은 Dynamic Resistance가 무한대가 된다는 이야기입니다. Dynamic Resistance는 전류에 대해서 전압이 얼마나 변하는지에 의해 결정됩니다. 이 값이 무한대라는 말은, 전압이 변해도 전류가 변하지 않는다는 것을 수식적으로 보여줍니다. 즉, 전류가 Saturation되는 상황이 됩니다. 그렇기 때문에 위와 같은 I-V Characteristic이 됩니다.

Energy Band로 보았을 때는 다음과 같습니다.

Drain Voltage Vd가 증가할수록 Depletion 영역이 증가합니다. 그래서 Channel 사라지는 Pinch-off점이 Vd가 증가하면서 Drain에서 Source로 이동하게 됩니다. 하지만 JFET에서는 Pinch-off가 전류에 영향을 미치지 않습니다. Pinch-off 지점부터 Carrier는 Field에 의해서 그냥 끌려가기 때문입니다. Source에서 얼마나 많은 Charge가 공급되는지가 전류를 결정하는데, Source에서 공급되는 Charge는 한계가 있으므로 전류가 Saturation 해버리게 됩니다.

이번 포스팅은 여기까지입니다. 혹시나, 설명이 부족한 부분이 있다면 댓글 달아주세요!